# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-127869

(43)Date of publication of application: 28.04.1992

(51)Int.CI.

H02M 3/28

(21)Application number: 02-248200

(71)Applicant: NIPPON TELEGR & TELEPH CORP

**<NTT>** 

(22)Date of filing:

18.09.1990


(72)Inventor: YAMASHITA NOBUHIKO

### (54) RECTIFYING CIRCUIT

### (57)Abstract:

PURPOSE: To eliminate recovery loss or the loss due to reverse channel current by deciding whether turn OFF timing is appropriate or not when rectification is carried out under synchronized control of MOSFET with a driving signal.

CONSTITUTION: A driving signal is logically inverted through an inverter 111 and fed to a flywheel MOSFET control section 61. Output of a rectification MOSFET control section 60 is connected with the gate terminal of a current MOSFET 10 and the output of the flywheel MOSFET control section 61 is connected with the gate terminal of a flywheel MOSFET 11, where the control MOSFET 10 is turned ON/OFF by a driving signal obtained by regulating the delay time of the driving signal for a main switch 3 whereas the flywheel MOSFET 11 is turned ON/OFF by a driving signal obtained by regulating the delay time of the inverted driving signal thus realizing synchronized rectification where recovery loss and the loss due to reverse channel current are eliminated.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### ⑩ 日本 国特許 庁 (JP) ⑪ 特許 出願 公開

# @ 公開特許公報(A) 平4-127869

fint. Cl. 5

識別記号

庁内整理番号

❸公開 平成 4年(1992) 4月28日

H 02 M 3/28

F

7829-5H

審査請求 未請求 請求項の数 1 (全12頁)

60発明の名称 整流回路

> 顧 平2-248200 ②特

願 平2(1990)9月18日

@発 明 者

東京都千代田区内幸町幸1丁目1番6号 日本電信電話株

式会社内

勿出 顧 人 日本電信電話株式会社 東京都千代田区内幸町1丁目1番6号

四代 理 人 弁理士 志賀 富士弥

# 1. 発明の名称

整流回路

#### 2. 特許請求の範囲

(1) 入力電圧を主スイッチによりスイッチング して高周波に変換し、該高周波をトランスにより 電圧変換した後、整流回路により直流に変換して 出力する電源における該整流回路であって、

整流素子としてのMOSFETと、

前記主スイッチの駆動信号を受け、その駆動信 号からの遅延時間を制御信号で可変する遅延回路 ٤. ٠

前記是廷国路の出力により前記MOSFETを 駆動する駆動回路と、

前記MOSF.ETのゲート電圧とドレイン電圧 を検出して該MOSFETのターンオフのタイミ ングが遺正かまたは早いかまたは遅いかを判定す る回路と、

前記判定する回路の判定の出力を受け、前記タ ーンオフのタイミングが適正になる方向に前記選 延回路の差延時間を顕整する前記制御信号を作成 する何路と、

を具備することを特徴とする整流回路。

### 3. 発明の詳細な説明

[産業上の利用分野]

本発明は、スイッチング電源に係り、特に整流 素子としてMOSFETを用いて同期整流を行う 整流回路に関するものである。

[従来の技術]

従来より、小形で効率の高い電源あるいは電力 変換器として、スイッチング電源(あるいはコン バータ)が知られている。

第7図は、一般に知られたスイッチング電源の 従来例の回路構成図であって、1は主スイッチ制 御回路、2は主スイッチ駆動回路、3は主スイッ チ、4は入力電圧源、5はトランス、6は整流回 路、7は平滑回路、8は負荷、21は整流用ショ ットキーパリアダイオード(以下、SBDと略記 する)、22はフライホイール用SBDである。 スイッチング電源は、入力電圧原4からの入力電

# 特開平4-127869 (2)

圧を主スイッチ制御回路 1 および主スイッチ駆動回路 2 で制御される主スイッチ 3 によりスイッチングして高周波に変換し、その高周波の電圧をトランス 5 により変換し、整流回路 6 により直流に変換して平滑回路 7 で平滑し、所定電圧とされた電力を負荷 8 へ供給している。

また、第8図、第9図は、特開昭63-124
767号等による従来例のスイッチング電源の回路構成図である。これらの従来例は、共に整流回路の整流素子としてMOSFET(電界効果トランジスタ)を用いることで、第7図のような順方向降下電圧を低減している。これらの従来の構成において、1は主スイッチ制御回路、2は主スイッチ駅動回路、3は主スイッチ、4は入力電圧、1は主スイッチ、4は入力電圧、5はトランス、6は整流用MOSFET、11はフライホイール用MOSFET、12は整流用MOSFET、12は野流フライホイール用MOSFET11のボディダイオード、13はフライホイール用MOSFET11のボディダイオード、13はフライホイール用MOSFET11のボディダイオード、13はフライホイール用MOSFET11のボディダイオード、

部60,61の駆動回路の前段に遅延回路104 を挿入し、各タイミング信号の後線を一定の時間 遅延させ、その一定の時間各MOSFET10, 11のターンオフを遅延させる構成としたもので ある。

第8図の従来例では、整流用MOSFET10 とフライホイール用MOSFET11の2素子間で電流が切り替わるのにある時間がかかるために、各MOSFET10、11に寄生的に存在するボディダイオード12、13に電流が流れ、リカバリー電流が流れて、これがリカバリー損失となっている。第9図の従来例は、上記したようにターンオフを遅延させることにより、そのボディダイオード12、13に電流が流れるのを防止して、そのリカバリー損失を低減している。

#### [発明が解決しようとする課題]

しかしながら、上記従来の技術におけるMOSFETを電流業子として用いたスイッチング電源では、整流用とフライホイール用のMOSFET間で電流が切り替わる間に、ボディダイオードを

60は整流用MOSFET制御部、61はフライホイール用MOSFET制御部、103は遅延回路、104は駆動回路、110はカップリング回路、111はインバータである。

一方、第9図の従来例は、各MOSFET制御

通って流れる電流によるリカバリー損失をなくすことが課題となっており、第9図の従来例にレンオフを足話させることにより、その課題を解決してMOSFET10、11個のクーンとしたものであったが、整流回路6ににかのいまで、大田電流が切り替むのよりで、足田電流の切り替わる時間のなどした場合、上記電流の切り替わる時間の変化でタイミングがずれると、ボディダイオード12、13には電流が流れてリカバリー損失が発生し、また、MOSFET10、11のチャネルには逆方向電流が流れて、その逆方向電流が流れて、

第10回、第11回、第12回は、上記した損失発生を説明するための動作波形図であって、それぞれ第7回、第8回、第9回の従来例における主スイッチ3の駆動信号と、トランス5の二次側の整流素子の駆動信号あるいは電流波形を示している。

#### 特閒平4-127869 (3)

第10図は、整流素子としてSBDを用いた第 8図の従来例の被形を示している。整流回路6に おいて、整流用の素子とフライホイール用の素子 の電流が切り替わるにはある時間がかかる。その 間は両素子に電流が流れているが、SBD21。 22を用いた場合、電流の切り替わり時における 損失の発生はない。しかし、前述したように顧方 何降下電圧が比較的大きい。

第11図は、この順方向降下電圧を低減するために整流素子としてMOSFETを用いた第8図の構成で、主スイッチの駆動信号を元に、整流用MOSFET10は主スイッチと同じタイミングで、フライホイール用MOSFET10、11には発表している。各MOSFET10、11には発表に述べたように寄生的にボディダイオード12、13が存在するため、チャネル電流とボディダイオード12、13が存在するため、チャネル電流とボディダイオード電流が流れる。即ち、駆動信号のタイミングでチャネルがオフになると、整流用とフライホイール用の2素子間で電流が切り替わる間、ボデ

しないようにMOSFETによる同期整流を行う 整流回路を提供することを目的とする。

#### [課題を解決するための手段]

上記の目的を達成するための本発明の整流回路 の様成は、

入力電圧を主スイッチによりスイッチングして 高周波に変換し、該高周波をトランスにより電圧 変換した後、整流回路により直流に変換して出力 する電源における該整流回路であって、

整流素子としてのMOSFETと、

前記主スイッチの駆動信号を受け、その駆動信号からの遅延時間を制御信号で可変する遅延回路と、

前記是延回路の出力により前記MOSFETを 駆動する駆動回路と、

前記MOSFETのゲート電圧とドレイン電圧 を検出して該MOSFETのターンオフのタイミ ングが適正かまたは早いかまたは遅いかを判定す る回路と、

前記判定する回路の判定の出力を受け、前記タ

ィダイオード12、13を通って電流が流れる。 ボディダイオードはpn型のダイオードのため、 ターンオフ時には逆方向にリカバリー電流が流れ る。この逆方向の電流を第11図上で斜線で示す。 このリカバリー電流が損失となる。

第12図は、整流用とファイホイール用の2素子間で電流が切り替わるのにある時間がかかるため一定の時間MOSFETのターンオフを運延のせる構成とした第9図の構成において、この時のMOSFETの駆動信号と電流波形の例を示している。この例では、整流用MOSFET10はターンオフが早く、その結果ボディダイオード12に電流が流れ、リカバリー電流が流れる。ファイオール用MOSFET11ではターンオフが遅く、チャネルに逆方向電流が流れる。これらのリカバリー電流及び逆方向チャネル電流が損失を発生させる。

本発明は上記問題点を解決するために創案され たもので、スイッチング電源において、リカバリ ー損失や逆方向のチャネル電流による損失が発生

ーンオフのタイミングが適正になる方向に前記選 延回路の選延時間を顕整する前記制御信号を作成 する回路と、

を具備することを特徴とする。

#### 〔作用〕

本発明は、MOSFETを主スイッチの駆動信号に同期させて制御し整流を行う際に、そのMOSFETのターンオフのタイミングが適正か否かを検出し、適正でない場合には、適正になる方向にそのMOSFETの駆動の遅延時間を調整することにより、そのMOSFETが有するボディダイオードに電流が流れないように、かつそのMOSFETのチャネルに逆方向電流が流れないようにして、リカバリー損失やチャネルの逆方向電流による損失が発生しないようにする。

#### [実施例]

以下、本発明の実施例を図面に基づいて詳細に 説明する。

第1図は本発明の第1の実施例を示す基本構成 図である。本実施例の構成において、1は主スイ

# 特閒平4-127869 (4)

ッチ制御回路、2は主スイッチ駆動回路、3は主 スイッチ、4は入力電圧源、5はトランス、6は 整流回路、7は平滑回路、8は負荷である。主ス イッチ3は、トランス5の一次側に入力電圧原4 と直列に接続され、主スイッチ制御回路1の高周 波の駆動信号により主スイッチ駆動回路2を介し てオン/オフされる。整流回路6は、トランス5 の二次側に接続され、トランス5において主スイ ッチ3のオン/オフで誘起され電圧変換された高 周波をMOSFETを用いて同期整流する。整流 回路6の出力は、チョークコイルや容量などで形 成される平滑回路7に接続されて平滑され、所定 電圧の直流電力として平滑回路7の出力に接続さ れた負荷8に供給される。 次に、整流回路6の 構成において、·10は整流用MOSFET、11 はフライホイール用MOSFET、12は整流用 MOSFET10のボディダイオード、13はフ ライホイール用MOSFET11のボディダイオ ード、60は整流用MOSFET10の制御部、 61はフライホイール用MOSFET11の制御

号の遅延時間を調整した駆動信号でオン/オフされ、フライホイール用MOSFET11はその駆動信号の反転信号の遅延時間を調整した駆動信号でオン/オフされて、リカバリー損失およびチャネルの逆方向電流による損失のない同期整流が行われる。

整流用MOSFET制御部60と、フライホイール用MOSFET制御部61とは、同様に構成されている。各制御部60、61の構成において、101はタイミング判定回路、102は遅延時間制御信号発生回路、103は遅延回路、104は駆動回路である。遅延回路103は、カップリング回路110からの主スイッテの駆動信号の反転信号を入力して遅延させ、タイミングの調整を行ってMOSFETの駆動信号を駆動回路104へ送出する。駆動回路104は、その出力を整流用MOSFET10が一ト端子に接続し、上記遅延回路103で遅延された駆動信号に基づいてMOSFE

部、110はカップリング回路、111はインバ ータである。トランス5の二次側の一端には、整 流用MOSFET10のドレイン端子が接続され、 その他端と整流用MOSFET10のソース端子 の間に平滑回路7を介して負荷8が接続される。 フライホイール用MOSFET11は、そのドレ イン端子が上記トランス5の二次側の他端に接続 され、そのソース端子が整流用MOSFET10 のソース選子に接続される。カップリング回路! 10は、主スイッチ制御回路1と整流用MOSF ET制御郎60を結合し、主スイッチ制御回路1 の駆動信号をその整流用MOSFET制御部60 に入力する。この駆動信号は、さらにインバータ 111を介して論理反転され、フライホイール用 MOSFET制御部61に入力される。整流用M OSFET制御部60の出力は整流用MOSFE T10のゲート端子へ接続され、フライホイール 用MOSFET制御部61の出力はフライホイー ル用MOSFET11のゲート端子へ接続されて、 制御用MOSFET10は主スイッチ3の駆動信

T10または11をオン/オフする。タイミング 判定回路101は、2つの入力をそれぞれMOS FET10または11のゲート端子とドレイン端子に接続してMOS FET10または11のゲート電圧とドレイン電圧を検出し、そのMOS FE T10または11のターンオフのタイミングが 正か早いかまたは遅いかを判定し、その判定結果を遅延時間制御信号発生回路102へ送出する。 足延時間制御信号発生回路102な、上記タイミング判定回路101の判定出力を受け、遅延回路103の遅延時間を調整する遅延時間制御信号に 変換して、遅延回路103へ送出する。

以上のように構成した第1の実施例の動作および作用を述べる。

本実施例は、基本的には第9図の従来例と同じように、主スイッチ制御回路1の駆動信号に基づいて、整流用MOSFET10と、フライホイール用MOSFET11を駆動し、同期整流を行うものであるが、各MOSFET10,11に接続したタイミング判定回路101により、それぞれ

特閒平4-127869 (5)

接続されたMOSFET10、11のゲート電圧のフォールダウンを検出し、その時点でのそれらMOSFET10、11のドレイン電圧をもとに、そのサイクルでのタイミングを適正、早い、遅いの3状態に料定し、そのタイミング判定によってカップリング回路110を介して得られた主スイッチ3の駆動信号の遅延時間を適正に変化させ、ボディダイオード12、13に流れる電流および各MOSFET10、11のチャネルに流れる逆方向電流の発生をなくして、それらによる損失の発生をなくす。

第2図(a),(b),(c),(d)は、本実 施例の動作説明図であって、タイミング特定回路 101の判定のアルゴリズムを説明するためのも のである。(a)は n チャネル型MOSFETの 説明図であって、Dはドレイン端子、Gはゲート 端子、Sはソース端子、Vpsはドレイン・ソース 間電圧、Vcsはゲート・ソース間電圧、「spはチャネルに流れる電流である。また、(b),(c). (d)はMOSFETのターンオフタイミングの

遅いとする。

遅延時間制御信号発生回路102では、上記タ イミング判定回路101の判定出力を受けて遅延 回路103の遅延時間の制御を行う電圧または電 流すなわち遅延時間制御信号を発生する。タイミ ング判定回路101からの出力信号により、タイ ミング判定が"適正"であれば上記の遅延時間の 制御電圧または電流は変化させず、タイミング判 定が"早ぃ"であれば遅延時間が増大する方向に 遅延時間の制御電圧または電流を変化させ、タイ ミング判定が"遅い"であれば遅延時間が減少す る方向に遅延時間の制御電圧または電流を変化さ せる。遅延回路103では、このような遅延時間 制御信号に応じて入力信号(カップリング回路 1 10からの主スイッチの駆動信号) に対して遅延 時間を変化させてMOSFETの駆動信号を出力 する。駆動回路104は遅延回路103の出力に よって各MOSFETを駆動する。以上によって、 あるサイクルでの判定結果は、次回以降のサイク ルに反映される。

3 状態を示している。

まず、判定のアルゴリズムを説明する。ゲート 端子のフォールダウンが早い場合、(b) に示す ように、フォールダウンの時間で電流しsoはソー ス端子からドレイン端子方向に流れており、MO SFETのドレイン・ソース間電圧Vasは負の値 である。ゲート端子のフォールグウンが適正なタ イミングの場合、(c)に示すように、フォール ダウンの時点で電流IsoはOであり、VosはOで ある。ゲート端子のフォールダウンが遅い場合、 (d)に示すように、フォールダウンの時点でチャ ネルに逆方向電流 l soが流れ、V psは正の値であ る。以上の判定アルゴリズムは、pチャネル型M OSFETを用いたとしても電圧の極性を判定す るだけで同様に適用可能である。この判定アルゴ リズムにより、実際に上記の判定を行う場合、ド レイン電圧が、0V付近の任意に設定した電圧範 囲に入っていれば、そのMOSFETのターンオ フのタイミングは適正とし、低電位であればタイ ミングは早いとし、高電位であればタイミングは

次に、本発明の具体的な回路例を示す。

第3図は本発明の具体的な回路例を示す第2の 実施例の回路構成図である。本実施例は、第1の 実施例の整流用MOSFET制御部60およびフ ライホイール用MOSFET制御部61を具体的 な回路構成で示したものである。従って、これ以 外の回路については、第1の実施例と同様なので 説明を省略する。また、フライホイール用MOS FET制御部61は、整流用MOSFET制御部 60と周様の構成なので、その図示を省略してあ る。整流用MOSFET制御部60の構成におい T. 201, 202 HACTIVE/SLEEP 信号入力端子を持つ第1と第2の比較器、203 は第1の利定電圧V1の電圧源、204は第2の 判定電圧V2の電圧源、205は微分回路、20 6はup/downカウンタ、207はDAコン パータである。201, 202, 203, 204, 205の各回路は、タイミング判定回路101を 構成し、206、207の回路は、遅延時間制御 信号発生回路102を構成する。110のカップ

# 特別平4-127869 (6)

リング回路は、主スイッチ回路側と直流的に絶縁 し信号伝達を行うために、容量と抵抗により構成 している。

タイミング判定回路101において、微分回路 205の入力側は駆動回路104の出力とともに 整流用MOSFET10のゲート端子に接続され、 その微分出力は第1および第2の比較器201。 202のACTIVE/SLEEP倡号入力端子 に接続される。一方、整流用MOSFET10の ドレイン端子は、上記第1の比較器201の(一) 端子と第2の比較器202の(十)端子に接続され、第1の比較器201の(十)端子に接続され、第1の比較器201の(十)端子には截圧原 203の判定電圧VIが、第2の比較器202の (一)端子には電圧原204の判定電圧V2が接続される。

ここで、上記した第1および第2の比較器の回路例を第4図に示す。各比較器は、電流源、2個のpチャネル型MOSFETおよび2個のnチャネル型MOSFETから形成される前段の差動増幅回路402と、電流廠、2個のnチャネル型M

流願 5 0 1 に遅延時間制御信号入力端子が形成され、MOSFET 5 0 2 のゲート端子が入力信号端子となる。このインパータの出力は次段のインパータ 5 0 3 で反転されて、入力信号端子から見て正論理で駆動回路 1 0 4 へ出力される。

フライホイール用MOSFET制御部60の回路自体は、先に述べたように、上記で説明した整流用MOSFET制御部60と同一に構成されるが、第1の実施例で示したように、遅延回路10の出力をインバータ111を介して接続し、タイミング判定回路101の比較器201,202のACTIVE/SLEEP信号入力端子にはフライホイール用MOSFET11のドレイン端子(a1で図示)を、各比較器201,202の入力にはフライホイール用MOSFET11のゲート端子(a2で図示)を接続する。

このように構成した第2の実施例の動作を説明 する。

第4図の比較器(201,202)において、

OSFET, 2個のpチャネル型MOSFETから形成される後段の反転増幅回路 4 0 3 との間にACTIVE/SLEEPの切り替えを行う素子としてMOSFET 4 0 ) が接続されて成る。

足延時間制御信号発生回路102において、 up/downカウンタ206の up入力端子には上記第1の比較器201の出力が接続され、down端子には上記第2の比較器202の出力が接続され、up/downカウンタ206のカウンタ出力はDAコンバータ207の入力に接続されて足延時間制御信号に変換される。この足延時間制御信号は、足延回路103の遅延時間制御信号入力端子に接続される。

ここで、遅延回路103の回路例を第5図に示す。501は4個のpチャネル型MOSFETで構成される電流源、502はnチャネル型MOSFETとnチャネル型MOSFETで形成されるインバータである。電流源501とMOSFET502は直列に電源間に接続されてインバータを形成し、電

MOSFET4010ACTIVE/SLEEP 信号入力端子がH (ハイ) レベル時は比較器 (2 01. 202) の出力は常にし (ロー) レベルと なり、逆にレレベル時は入力電圧(MOSFET 10または11のドレイン電圧)に応じた判定電 圧V1、V2との比較結果が出力に表われる。第 3 図において、整流用MOSFET10のゲート 電圧のフォールダウンにより、微分回路205の 時定数に応じた時間幅のレレベルのパルスが比較 器 2 0 1. 2 0 2 の A C T ! V E / S L E E P 信 号入力端子に加えられ、その時点での整流用MO SFET10のドレイン電圧が判定される。ここ で、特定電圧V1とV2の電位が、例えばV1= 0 V 、 V 2 = 0 . 1 V のように V 1 < V 2 となる ように設定するとして動作を説明すると、ドレイ ン電圧が判定電圧V1よりも低ければ第1の比較 器201の出力にパルス出力が得られ、判定電圧 V2よりも高ければ第2の比較器202の出力に パルス出力が得られ、V1とV2の間であればい ずれの比較器201,202からもパルスは出力

# 特別平4-127869 (7)

されない。このように、フォールダウンのタイミングに従ったパルス出力が得られる。仮にVI>V2と設定すると、ドレイン電圧がV1とV2の間の時に比較器201.202の両者からパルスが得らえる。このように任意の論理をとることが可能である。ただし、以降の説明では、V1<V2としている。

タイミング判定回路101の第1の比較器20 1の出力パルスは、ロ p / d o w n カウンタ20 6のロ p 入力端子から入力され、第2の比較器2 0 2の出力パルスは d o w n 入力端子から入力され、第2の比較力ささい。 かったより、タイミングが"早い"ことを示す比較器201のパルスが、ロ p / d o w n カウンタのカウント値すなわち出力コードを1カウンタのカウント値の出力コードをを示すた数器202のパルスが、1カウント減少DAコンパータ207に入力され、そのコードに応避であり、第5回路に入力される。第5回にたけてすてでは一つでは一つででは一つでででである。第5回にたけるこのには一つでは一つでは一つでででででは一つでは一つででででででした。第5回にたけるこのには一つでは一つでは一つでででででした。第5回にたけるこのには、1000には、100には

制御信号発生回路102の構成において、301 はインパータ、302、303は容量、304、 305, 306, 307は抵抗、308は容量、 309は演算増幅器である。演算増幅器309の 非反転入力端子(+)はグランドへ接続され、そ の反転入力端子(-)は容量308を通してその 出力に接続されるとともに、一方で抵抗306。 容量302を通してインバータ301の出力に、 もう一方で抵抗307、容量303を通してタイ ミング判定回路101の第2の比較器202の出 力に接続される。上記において、インパータ30 1の入力はタイミング判定回路101の第1の比 較器20~に接続される。また、抵抗306と容 置302の接続点は抵抗304を通し、抵抗30 7と容量303の接続点は抵抗305を通して、 それぞれグランドへ接続される。これらの演算増 幅器309、容量308、抵抗306、307は、 積分回路を構成している。インパータ301はパ ルスの電位変位を反転して上記積分回路に負方向 の電圧を入力するためのものであり、容量302.

遅延時間103は、遅延時間制御入力端子の電圧 または電流によって電流競501の電流を調整す ることができる。すなわち、MOSFET502 のターンオフ時に、そのドレイン電圧は電流原5 01の容量成分への充電電流により上昇するので、 電流が変化すると、充電時間が変化し、遅延時間 が変化する。第3図の回路においては、MOSF ET502がオン時にMOSFET10または1 1がオンで、MOSFET502がオフ時にMO SFET10または11がオフとなるように論理 を構成すると、整流用MOSFETIOあるいは フライホイール用MOSFET11のターンオン 時には遅延時間が変化せず、そのターンオフ時に は電流額501の電流値に応じて遅延時間が変化 するように動作させられるので、それらのターン オフのタイミングを鯛整するのに都合がよい。

第6図は本発明の第3の実施例を示す具体的な 回路構成図である。本実施例は、第2の実施例と 遅延時間制御信号発生回路の構成が異なっている。 その他の部分は共通である。本実施例の遅延時間

303は直流成分をカットするためのものであり、 抵抗304、305はグランドレベルにパイアス するためのものである。

このように構成した第3の実施例においては、 タイミング判定回路101からのパルス信号によ り、正方向または負方向の電圧が上記積分回路に 印加され、それに応じて積分回路の出力が減少ま たは増大する。こうして第1の実施例と同様に遅 延時間調整信号が遅延回路103へ出力される。 従って、本実施例も第1の実施例と同様に動作させることができる。

なお、本発明は、以上の実施例に限らず、第1 の実施例に示した基本回路構成をもとに積々の回 路を構成することが可能であり、本発明はその主 旨に沿って種々に応用され、種々の実施態様を取 り得るものである。

#### [発明の効果]

以上の説明で明らかなように、本発明の整流回路によれば、MOSFETのターンオフのクイミングを判定して、ボディダイオードに電流を流さ

### 特閒平4-127869 (8)


ず、かつチャネルに逆方向電流を流さないように、 MOSFETのターンオフのタイミングを適正に 調整することができるので、リカバリー損失や逆 方向のチャネル電流による損失が発生しないMO SFETによる同期整流回路を提供することができる。

#### 4. 図面の簡単な説明

第1図は本発明の第1の実施例を示す基本構成図、第2図(a),(b),(c),(d) は上記第1の実施例の動作説明図、第3図は本発明の第2の実施例を示す具体的な回路構成図、第4図は上記第2の実施例における比較器の回路図、第5図は上記第2の実施例における遅延回路の回路図、第6図は本発明の第3の実施例を示す具体的な回路構成図、第7図、第8図、第9図はスイッチング電源の従来例を示す回路構成図、第10図、第11図、第12図は上記各従来例の動作液形図である。


1…主スイッチ制御回路、2…主スイッチ駆動 回路、3…主スイッチ、4…入力電圧原、5…ト ランス、6 …整流回路、7 …平滑回路、8 …負荷、1 0 …整流用MOSFET、1 1 …フライホイール用MOSFET、1 2 …整流用MOSFETのボディダイオード、1 3 …フライホイール用MOSFETのボディダイオード、6 0 …整流用MOSFET制御部、6 1 …フライホイール用MOSFET制御部、1 0 1 …タイミング判定回路、1 0 2 …遅延時間制御信号発生回路、1 0 3 …遅延回路、1 0 4 …駆動回路、1 1 0 …カップリング回路、1 1 1 …インバータ。


代理人 志賀富士弥




第1 図


# 特開平4-127869 (9)







# 特別手4-127869 (10)






# 特開平4-127869 (11)






第9図

# 特開平4-127869 (12)





第12 図